兼容ARM9的软核处理器设计：基于FPGA

单片机与嵌入式丛书 兼容ARM9的软核处理器设计 ——基于FPGA 李新兵 著 ISBN：978-7-111-37572-2 本书纸版由机械工业出版社于2012年出版，电子版由华章分社（北京华 章图文信息有限公司）全球范围内制作与发行。 版权所有，侵权必究 客服热线：+ 86-10-68995265 客服信箱：service@bbbvip.com 官方网址：www.hzmedia.com.cn 新浪微博 @研发书局 腾讯微博 @yanfabook 目 录 前言 第1章 数字电路设计模型 1.1 最初的模型——带有输入输出的模块 1.2 组合逻辑 1.3 时序逻辑 1.4 同步电路 1.5 同步电路时序路径 1.6 RTL描述 1.7 综合生成电路 结束语 第2章 Verilog RTL编程 2.1 Verilog语言与RTL描述 2.2 Verilog描述语句对应电路 2.3 如何进行RTL设计 2.4 RTL设计要点 2.5 UART串口通信设计实例 结束语 第3章 Modelsim仿真 3.1 仿真的意义 3.2 testbench文件 3.3 Modelsim仿真工具 3.4 UART串口仿真实例 结束语 第4章 FPGA开发板原型验证 4.1 FPGA内部结构 4.2 FPGA开发板 4.3 FPGA设计开发流程 4.4 FPGA设计内部单元 4.5 UART设计在Altera FPGA的下载执行 4.6 UART设计在Xilinx FPGA的下载执行 结束语 第5章 ARM9微处理器编程模型 5.1 ARM公司历史 5.2 ARM处理器架构 5.3 微处理器基本模型 5.4 ARMv4架构模式 5.5 ARMv4架构内部寄存器 5.6 ARMv4架构的异常中断 5.7 ARMv4架构支持的ARM指令集 5.8 ARM指令与中断分析 结束语 第6章 兼容ARM9微处理器Verilog RTL设计 6.1 确定RTL设计的输入输出端口 6.2 经典的三级流水线架构 6.3 经典的五级流水线架构 6.4 三级流水线改进架构 6.5 适于兼容ARM9微处理器的三级架构 6.6 影响流水线架构执行的四种状况 6.7 第一级：取指阶段的Verilog RTL实现 6.8 第二级：乘法运算阶段的Verilog RTL实现 6.9 第三级：加法运算阶段的Verilog RTL实现 6.10 寄存器组的写入 6.11 CPSR/SPSR的写入 6.12 数据池的读写 6.13 第四级：读操作数据的回写 结束语 第7章 Hello World——兼容A......